Dies ist eine statische Kopie unseres alten Forums. Es sind keine Interaktionen möglich.
This is a static copy of our old forum. Interactions are not possible.

flatt

Praktikant

  • "flatt" is male
  • "flatt" started this thread

Posts: 13

Date of registration: Feb 17th 2005

1

Tuesday, June 16th 2009, 12:30pm

Studien-/Bachelorarbeit, Diplom-/Masterarbeit: "Abbildung einer Objekterkennungsapplikation auf einen digitalen Signalprozessor"

Am Fachgebiet "Architekturen und Systeme" werden im Rahmen eines Projektes Algorithmen der Objekterkennung und -klassifizierung untersucht. Ziel des Projektes ist die Analyse und Erarbeitung zukünftiger Prozessorarchitekturen zur effizienten Verarbeitung dieser Algorithmen sowie der Entwurf und die Umsetzung eines echtzeitnahen FPGA-basierten Objekterkennungs-Demonstrationssystems.

Das Demonstrationssystem enthält ein FPGA, auf das eine am Institut konzipierte modulare Coprozessor-Architektur abgebildet wird. Diese besteht aus einem System-on-Chip-Bus, diversen Schnittstellen und heterogenen applikationsspezifischen Recheneinheiten zur schritthaltenden Verarbeitung von Bildverarbeitungsalgorithmen.

Um die Leistungsfähigkeit der Coprozessor-Architektur quantitativ vergleichen zu können, soll eine Applikation zur Erkennung von Kraftfahrzeugen auf geraden Autobahnteilstücken auf einen kommerziellen digitalen Signalprozessor (OMAP3530-Architektur bestehend aus einem ARM-Core und einem C64x+ DSP-Core) abgebildet werden. An rechenintensiven Verarbeitungsverfahren sollen dabei insbesondere Algorithmen aus der Klasse der Punkt- und Nachbarschaftsoperationen (Binarisierung und Filterung), Markieren von Objekten in Binärbildern (Labeling) und Erkennung von Geraden (Hough-Transformation) umgesetzt werden. Zur Messung der Verarbeitungsleistung soll die Applikation auf einem DSP-Evaluationsboard ausgeführt und mit der am IMS konzipierten Coprozessor-Architektur verglichen werden.



Abbildung: Objekterkennungsapplikation und DSP-Evaluationsboard

Vorkenntnisse der Programmiersprachen C/C++ und Assembler, sowie der digitalen Bildverarbeitung werden empfohlen, sind aber nicht Voraussetzung.
Dipl.-Ing. Holger Flatt
Leibniz Universität Hannover
Institut für Mikroelektronische Systeme
Appelstr. 4, 30167 Hannover

Tel: +49-511-762-19611
Fax: +49-511-762-19601
Mail: flatt@ims.uni-h~

This post has been edited 1 times, last edit by "flatt" (Jun 16th 2009, 12:31pm)

  • Send private message