kann nur zu eda was sagen:
es kamen wie angekündigt 5 fragenkomplexe mit jeweil 3 unterfragen dran, pro fragenkomplex hatte herr barke 5 min zeit, soviel wie möglich rauszuholen
1. "kreative phase"
warum ist chipdesign ein optimierungsproblem(viele freiheitsgrade, fläche, perfomance, kosten, ausbeute blablabla)?
was sind die hauptkriterien (fläche ==> kosten, performance)
unterschied funkt. entwurf, pyhsikalischer entwurf (durfte ich zum glück ins y-diagramm einmalen)
2. "digitaler entwurf"
was sind die 4 Schritte des dig. Entwurfs? (algo-synthese, rt-synthese, logikopt, das letzte weiss ich gerad nichmehr)
herr barke fragte mich dann, ob ich eher was zur algo-synthese oder zu logikoptimierung gefragt werden will (hätte mal lieber logikoptimierung genommen
)
3. "analoger entwurf"
was ist analyseabb., was dimensionierungsabb.?
welches problem ist schwieriger? (eindeutig, uneindeutig)
dann wollte er wissen, was der mathematische unterschied ist (großes gleichungssystem, vertauschung der bekannten mit unbekannten größen ==> einmal nur eine lösung (eindeutigkeit), nach vertauschen dann unendlich viele lösungen (uneindeutigkeit))
4. "simulation"
unterschied compiled code, tabellengesteuert
genauere erläuterung des event-driven simulators (tabellengesteuert, es werden nicht immer alle gatter neu evaluiert, sondern nur die die sich wirklich ändern ==> massive zeitersparnis usw)
5. "layout"
was sind standardzellen (rechteckig, variable breite, gleiche höhe...)
wie werden sie entworfen (manueller, "analoger" entwurf, hochoptimiert ==> kommen in lib, wiederverwendung)
vorteil von standardzellen? (reguläres layout, einfach zu verdrahten (vor allem versorgunsleitungen))
alles in allem sehr faire prüfung, herr barke hilft dann auch doch auch recht gut. wichtig ist, dass er das buzzword hört, dass er sich aufgeschrieben hat.
dementsprechend gabs auch ne gute note
viel erfolg