Dies ist eine statische Kopie unseres alten Forums. Es sind keine Interaktionen möglich.
This is a static copy of our old forum. Interactions are not possible.

Arne

ThI

  • "Arne" is male
  • "Arne" started this thread

Posts: 1,798

Date of registration: Oct 7th 2002

Location: Hannover :)

Occupation: Lecturer ThI

1

Wednesday, September 17th 2003, 1:39pm

CMOS Inverter

http://users-ea.ims.uni-hannover.de/%7Eo…wnload/kv2k.pdf
Aufgabe 7

kann mir wer erklären, warum wenn
U_E klein ist der p-MOS sperrt und wenn
U_E groß ist der n-MOS sperrt + warum
bei U_B/2 am meisten strom fließt

hilfe :)

EDIT:
hab ne Erklärung gefunden, die mir geholfen hat:

nmos:
hohe spannung am gate => transi leitet
niedrige spannung am gate => transi sperrt

pmos:
hohe spannung am gate => transi sperrt
niedrige spannung am gate => transi leitet

wenn der pmos leitet ist U_A = U_B
wenn der nmos leitet ist U_A = Masse

der größte strom fließt, wenn beide halbgut leiten => U_B/2
"NP - The class of dashed hopes and idle dreams." Complexity Zoo

This post has been edited 1 times, last edit by "Arne" (Sep 17th 2003, 6:37pm)